The MCU CONTROL REGISTER (MCUCR)
|
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
R |
R |
SE |
SM |
R |
R |
ISC1 |
ISC0 |
Das MCUCR enthält Bits für allgemeine Microcontroller-Funktionen.
R reservierte Bits 2,3,6,7: werden immer als zero gelesen (READ)
ISC0 Interrupt Sense Control
ISC1 Interrupt Sense Control
| Triggermodi für den Interrupt Request von INT0 | ||
| falling edge | Bit ISC1 [1] | Bit ISC0 [0] |
| rising edge | Bit ISC1 [1] | Bit ISC0 [1] |
| low aktiv | Bit ISC1 [0] | Bit ISC0 [0] |
SM SleepMode
wenn SM [0] à Idle Mode ("Schlummer")
wenn SM [1] à Power Down Mode ("Tiefschlaf")
SE SleepEnable
bevor der selektierte Sleepmode aktiv werden kann, muss das SE-Bit gesetzt sein [1]
The GENERAL INTERRUPT MASK REGISTER (GIMSK)
|
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
| R | INT0 | R | R | R | R | R | R |
Das GIMSK wird für den externen Interrupt INT0 (Pin2) verwendet.
R reservierte Bit’s 0,1,2,3,4,5,7: werden immer als zero gelesen (READ)
INT0 External Interrupt Request 0 Enable: dient als "Schalter" bzw. Interrupt Mask von INT0
INT0_ENABLE = SREG<I [1]> (&) GIMSK<INT0 [1]>